Kiến thức cốt lõi
**Mạch tổ hợp** ghép các cổng logic sao cho đầu ra ổn định là hàm của **các đầu vào hiện tại**; mô hình không có phần tử nhớ. Cùng một bộ giá trị đầu vào cho cùng một kết quả logic, dù trước đó mạch nhận giá trị gì. Ví dụ `Y=A·B+C`: khi A=1,B=0,C=1 thì Y=1. Để đọc mạch, ghi tên từng nút trung gian và lập bảng chân lí nếu cần. Mạch thật không đổi trạng thái tức thời vì cổng có thời gian trễ; trong bài này xét **giá trị sau khi tín hiệu đã ổn định**. Hình22.1 còn nêu bộ so sánh có thể có ba ngõ `A<B, A=B, A>B`; phần SGK phân tích riêng ngõ bằng nhau, không suy đủ ba ngõ từ một công thức.
Ví dụ
Cho `Y=A·B+C`; A=1,B=0,C=0 thì Y=0. Lặp lại đúng ba đầu vào đó sau khi từng đổi trạng thái trước đó, Y vẫn 0 trong mô hình tổ hợp.
Bài luyện
Đầu ra ổn định của mạch tổ hợp phụ thuộc vào gì?
Sai vì không phù hợp với điều kiện đã nêu.
Đúng. Mạch tổ hợp trong mô hình không lưu trạng thái.
Sai vì không phù hợp với điều kiện đã nêu.
Sai vì không phù hợp với điều kiện đã nêu.
Lời giải
Mạch tổ hợp trong mô hình không lưu trạng thái.
Bài luyện
Y=A·B+C, A=1,B=0,C=1: Y bằng mấy?
Đúng. AND=0, OR với C=1 cho 1.
Sai vì không phù hợp với điều kiện đã nêu.
Sai vì không phù hợp với điều kiện đã nêu.
Sai vì không phù hợp với điều kiện đã nêu.
Lời giải
AND=0, OR với C=1 cho 1.
Bài luyện
Mạch cổng thật có đổi đầu ra tức thời tuyệt đối?
Sai vì không phù hợp với điều kiện đã nêu.
Sai vì không phù hợp với điều kiện đã nêu.
Sai vì không phù hợp với điều kiện đã nêu.
Đúng. Bảng chân lí mô tả trạng thái ổn định, không cho trễ bằng 0.
Lời giải
Bảng chân lí mô tả trạng thái ổn định, không cho trễ bằng 0.
Đang học