Đọc giản đồ thời gian flip-flop D

Khi đọc giản đồ thời gian, **đánh dấu từng cạnh lên** của CLK trước. Ở mỗi dấu, nhìn mức D ngay trước/đúng thời điểm lấy mẫu theo bài cho, ghi giá trị mới của Q và kéo dài đường Q tới cạnh lên tiếp. Không lấy giá trị D ở cạnh xuống, không sao chép nguyên đường D sang Q. Nếu D đổi quá sát cạnh clock, mạch thật còn yêu cầu thời gian thiết lập/giữ; bài SGK giả định D ổn định đủ để chốt, còn thiết kế thật phải tra datasheet. Nếu tín hiệu bắt đầu mà chưa biết Q ban đầu, phần Q trước cạnh đầu tiên không xác định chỉ từ D/CLK. Hình22.7 của SGK minh họa Q theo các cạnh; cần đọc trục thời gian, không đếm đoạn mức cao thay cho số cạnh lên.